2.5D/3D封装

系统级封装的主要优势就是可以实现产品的小型化, 最常见的方式就是将不同功能的IC、MEMS以及无源器件通过Side by Side的方式合封在一起,如下图所示,其减小的面积在于原先单器件封装中IC外围封装的面积,其工艺同传统的单芯片封装差别不大,良率高、成本低。

Side by Side方法能够减小的尺寸有限,从而演化到垂直方向的集成。如下图所示,可体现在几个方面:(一)芯片堆叠,可以是WB芯片上的堆叠,也可以是FC芯片上堆叠 (二)芯片/器件埋入 芯片埋入在基板内 (Semiconductor embedded in Substrate, SESUB),仍可以保证基板具有较薄的厚度,其在横向尺寸上的减小非常有效,在厚度方向上的减小亦很显著;但该工艺对埋入芯片的焊盘的金属及焊盘尺寸/间距均有要求,通常需要重新做RDL来满足埋入的需要,成本较高。(三)封装堆叠,PoP 该工艺目前在智能手机上应用较多,其中APU和Memory就是采用该种类型封装,其优势在于可以有效地提高Memory的带宽,减少延迟,缩减封装横向尺寸。

在系统级封装中,无源器件的数量通常远远大于有源器件,因此采用集成无源器件(IPD),可以有效地减小封装尺寸。所谓集成无源器件,就是将无源器件通过在Si上制作金属图形来实现,其优点是多种电阻、电感、电容集成在一个Si片上,尺寸优势显著,在特定应用中可以取得显著效果;但目前成本较高,对于电容来讲能够制作的电容容值有限,仍需技术突破。

为了进一步缩减封装尺寸,基板单面封装又转向双面封装, 如下图所示,既可以单面塑封又可以双面塑封,取决于铲平的应用及对可靠性的要求。需要指出的是系统级封装的发展趋势不仅仅只是小型化的需求,更是技术和产品性能发展的要求。例如在5G产品时代,信号的传输损失与传输路径及封装材料密切相关,垂直堆叠与双面封装可以有效地缩短信号传输距离,提高产品性能。对于没有基板直接将RDL做在Molding上的Fan-out技术则会在5G应用中被广泛使用。

高性能计算对内存带宽要求很高,常见的高带宽Memory产品有HMC和HBM两种,主要是将多颗带有TSV的DRAM芯片堆叠在带有TSV的Logic芯片上,为典型的3D TSV方案;而FPGA产品则是将多颗FPGA芯片Side by Side放置在无源硅转接板上,为典型的2.5D方案。由于芯片含有TSV,其芯片成本较高;而芯片厚度较薄,bump尺寸和间距较小,制程方面则需要需要TCB,其封测成本亦较高。这里TCB制程与Fan-out制程本服务平台目前尚未引入,在后期投入时会加以考虑。

gotop